硬件开发
  1. 首页
  2. IT互联网
  3. 硬件开发

列表

《Verilog语言及FPGA实现》课程知识整理

《Verilog语言及FPGA实现》课程知识整理

一、阻塞和非阻塞赋值在行为和使用上的差异性： 1.行为差异 阻塞赋值： 阻塞赋值语句会按顺序依次执行，在一条阻塞赋值语句执行完毕后，才会执行下一条语句； 一旦执行阻塞赋值语句，变量的值会立即更新。例如在always块中，使用阻塞赋值时，变量会在赋值语句执行后马上得到新值。 非阻塞赋值&#
硬件开发 2025年12月12日
累加和校验原理与FPGA实现

累加和校验原理与FPGA实现

累加和校验原理与FPGA实现 写在前面 一、基础原理 二、举个例子 2.1 进位累加 2.2 回卷累加 三、FPGA实现 3.1 发送端（产生校验和） 3.2 接收端（累加和校验） 3.3 仿真结果 写在后面 写在前面  在上文《奇偶校验原理与FPGA实现》中，讲解了奇偶校验的基础原理&#xf
硬件开发 2025年12月12日
掌握Altera SoC技术的深度体验指南_书签版

掌握Altera SoC技术的深度体验指南_书签版

本文还有配套的精品资源，点击获取 简介：《Altera SOC深度体验之旅》是一本深入介绍Altera公司System on Chip (SoC) 技术的专业书籍。书中详细阐述了FPGA技术、硬核处理器系统(HPS)的集成，以及互连技术、内存管理、外设接口、电源管理、IP核使用、软件开发、设计流程和工具、硬件调试和验证等多个关键技术点。书签版的加
硬件开发 2025年12月12日
用 FPGA 实现 PCIe 传输，开源核 LitePCIe 深度解读

用 FPGA 实现 PCIe 传输，开源核 LitePCIe 深度解读

在高速数据交换、服务器加速卡、嵌入式系统里， PCIe 接口几乎是“必备武器”。但对于很多 FPGA 工程师来说，自己实现一条 PCIe 通道从零起步仍然很困难——涉及 TLP 层、BAR 映射、DMA 引擎、收发逻辑、时钟域交叉、PHY 配置…… 好消息是，有一个开源项目 LitePCIe 为你扫清了这条路。 ✅ 项目简介 LitePCIe 是一个由
硬件开发 2025年12月17日
FPGA 实现 CRC 校验：8 位 / 16 位多项式配置与误码检测验证

FPGA 实现 CRC 校验：8 位 / 16 位多项式配置与误码检测验证

FPGA 实现 CRC 校验：8 位 / 16 位多项式配置与误码检测验证CRC（Cyclic Redundancy Check，循环冗余校验）是一种广泛用于数字通信和存储系统中的错误检测技术。它基于多项式除法原理，能高效检测数据传输中的位错误（如突发错误或随机错误）。在FPGA（Fie
硬件开发 2025年12月17日
openEuler多样性算力支持深度评测：x86与ARM双架构适配及性能验证

openEuler多样性算力支持深度评测：x86与ARM双架构适配及性能验证

在数字基础设施多元化发展的背景下，算力架构呈现x86、ARM、RISC-V等多路径并行的格局。openEuler作为自主创新的开源操作系统，其对多样性算力的适配能力直接决定了在不同场景的落地广度。本次评测聚焦openEuler 22.04 LTS SP3对Intel x86_64与ARM aarch64双主流架构的支持能力，通过硬件环境部署、核心组件
硬件开发 2026年01月06日
【仿真测试】基于FPGA的完整16QAM软解调链路实现,含频偏锁定,帧同步,定时点,Viterbi译码,信道,误码统计

【仿真测试】基于FPGA的完整16QAM软解调链路实现,含频偏锁定,帧同步,定时点,Viterbi译码,信道,误码统计

目录1.引言2.算法仿真效果3.算法涉及理论知识概要3.1 217卷积编码/维特比译码3.2 16QAM调制软解调原理3.3 上变频/下变频3.4 基于PN导频和cordic的频偏锁定3.5 基于相关峰的定时点提取3.6 帧同步3.7 采样判决4.Verilog核心接口5.参考文献6.完整算法代码文件获得1.引言       基于FPGA的完整16QAM通信链路实现,含频偏锁定,帧同步,定时点,V
硬件开发 2026年01月06日