硬件开发
  1. 首页
  2. IT互联网
  3. 硬件开发

列表

基于FPGA的图像形态学腐蚀处理Verilog开发与开发板硬件测试

基于FPGA的图像形态学腐蚀处理Verilog开发与开发板硬件测试

目录1.前言2.算法硬件测试效果图预览3.算法运行软件版本4.部分核心程序5.算法测试参数6.硬件测试说明7.算法理论概述8.算法完整程序工程1.前言本课题为之前博客中写的文章的硬件调试：基于FPGA的图像形态学腐蚀算法实现,包括tb测试文件和MATLAB辅助验证在仿真版本的基础上，我们增加了图像存储模块，HDMI接口模块，图像时序处理模块&
硬件开发 2026年01月24日
OpenHarmony5.0分布式系统源码实现分析—软总线

OpenHarmony5.0分布式系统源码实现分析—软总线

一、引言OpenHarmony 作为一款面向万物互联的操作系统，其分布式软总线（Distributed SoftBus）是实现设备间高效通信和协同的核心技术之一。分布式软总线通过构建一个虚拟的总线网络，使得不同设备能够无缝连接、通信和协同工作。本文将深入分析 OpenHarmony 5.0 中分布式软总线的实现原理，包括其架构
硬件开发 2025年05月01日
【Docker】在银河麒麟ARM环境下离线安装docker

【Docker】在银河麒麟ARM环境下离线安装docker

1、前言采用离线安装的方式。关于离线安装的方式官网有介绍，但是说的很简单，网址：Binaries | Docker Docs官网介绍的有几种主流linux系统的安装方式，但是没有kylin的，所以在此记录一下。在安装过程中也遇到了些问题，走了些弯路。在此记录的只是某一种能正常安装的方式，也许也有其它方
硬件开发 2025年05月21日
FPGA常见面试题100道(含答案及代码解析)

FPGA常见面试题100道(含答案及代码解析)

一、基础概念（20 题） 1.详细说明 FPGA 可配置逻辑块（CLB）中除了查找表和触发器外，还可能包含哪些组件？可能包含进位逻辑，用于快速实现加法、减法等算术运算中的进位传递；还可能有宽位多路复用器，用于选择不同的信号路径2.解释一下什么是全局时钟网络，
硬件开发 2025年06月13日
FPGA调试杂谈

FPGA调试杂谈

目录1. 引言2. HDMI回环显示3. 以太网通信4. 总结1. 引言        最近接手一个烂摊子，要在新的开发板上调通HDMI回环显示和以太网通信。前人留下的这块工程运行起来还存在一些bug，具体表现为HDMI回环显示会有绿色噪点，以太网无法正常ping通。经过笔者几天瞎捣鼓和同事的帮助，最终终于解决。由于这部分经验在网上鲜有提及&
硬件开发 2025年08月09日
ARM平台下外接PCIE总线设备(FPGA)

ARM平台下外接PCIE总线设备(FPGA)

在ARM系统下，PCIe设备的BAR0（Base Address Register 0）分配与访问流程由操作系统动态管理，FPGA ​​仅声明空间需求​​（如 BAR0_SIZE=16MB），​​不指定具体地址​，其核心流程涉及硬件初始化、操作系统枚举、资源分配及驱动映射。以下是
硬件开发 2025年10月05日
【免费下载】 ARM版Win10镜像下载介绍

【免费下载】 ARM版Win10镜像下载介绍

ARM版Win10镜像下载介绍 【下载地址】ARM版Win10镜像下载介绍 为了让搭载M1芯片的Mac用户也能体验到Windows操作系统的便利，我们提供了精心准备的ARM架构Windows 10镜像。通过该镜像，您可以在M1 Mac上通过虚拟机安装Windows 10 ARM版本，充分发挥M1处理器的高效能，同时享受Windows系统的
硬件开发 2025年07月19日
【GitHub项目推荐--Spec Kit：规范驱动开发完全指南】

【GitHub项目推荐--Spec Kit：规范驱动开发完全指南】

简介​Spec Kit​ 是GitHub官方推出的规范驱动开发（Spec-Driven Development）工具包，旨在通过将规范转化为可执行代码的方式，彻底改变传统软件开发流程。这个创新的框架让开发者能够专注于产品场景和需求定义，而不是编写重复的底层代码，大幅提升开发效率和质量。 🔗 ​G
硬件开发 2025年10月20日
ZYNQ踩坑日记3 AXI_DMA 传输问题——再续

ZYNQ踩坑日记3 AXI_DMA 传输问题——再续

       关于使用AXI_DMA使用的问题，我实现的功能是使用AXI_DMA采集ADC数据写入DDR，每次数据包128个，数据包大小64bit，但是AXI总线在LAST信号拉高之后，并没有立即拉低READY信号，而是又接收了4个时钟数据然后拉低，并且这4个时钟数据并没有写入DDR，仍然存在DMA的缓冲数组中，在下一次传输开始时，这4个时钟数据会最开始写入
硬件开发 2025年04月26日