硬件开发

ZYNQ笔记(二十):Clocking Wizard 动态配置

版本:Vivado2020.2(Vitis) 任务:ZYNQ PS端 通过 AXI4Lite 接口配置 Clocking Wizard IP核输出时钟频率 目录一、介绍二、寄存器定义三、配置四、PS端代码一、介绍        Xilinx 的 Clock Wizard IP核 用于在 FPGA 中生成和管理时钟信号。它支持 动态

arm版AI牛马:armbian(斐讯N1盒子)设备部署openclaw

最近openlaw比较火,比较好奇armbian系统能不能直接部署使用,于是就来试试 本地设备是N1-BOX 配置如下,之前已经刷了一个armbian系统 产品参数    处理器:       Amlogic S905 Cortex-A53       wifi:       WiFi 2.4G/5G      

3.3.1 同相比例运算放大电路:从原理到实战应用

1. 同相放大器:不只是“放大”那么简单很多朋友一听到“运算放大器”,脑子里可能立刻蹦出“放大信号”这四个字。这没错,但今天我们要聊的同相比例运算放大电路,它的本事可远不止把信号变大那么简单。我在设计电路板、调试传感器信号时,无数次用到这个看似简单的电路。它更像一个“信号调理大师”,核心任务是把一个虚弱、容易被干扰的小信号,变成一个强壮、稳定、能驱动后级电路的大信号,而且在这个过程中,信号的模样(

嵌入式协程AlarmProtothread

AlarmProtothread 在完整保留 Protothread 原有 API 语义的前提下,对其时间模型进行了修改。 Protothread 采用固定 1 ms tick 的协作式调度机制,本质上是一种低时间分辨率的时间片模型,难以准确描述或调度 µs 级事件。 AlarmProtothread 引入基于硬件 Alarm的精确定时机制&#xff

ARM 学习笔记(二)

参考文献:《ARM ArchitectureReference Manual ARMv7-A and ARMv7-R edition》 1、MMU 1.1 背景  早期的内存是比较小的,一般是几十k,不过相应的程序也是比较小的,这时程序可以直接加载到内存中运行。后来为了支持多个程序的并行,内存中出现了固定分区,

全面的System Verilog教程:从基础到高级验证

本文还有配套的精品资源,点击获取 简介:System Verilog是用于系统级验证、芯片设计与验证以及FPGA实现的强大硬件描述语言。它扩展了Verilog的基础特性,支持高级语言结构,如类、接口、任务和函数,优化了验证流程。教程内容涵盖System Verilog的基础概念、结构化编程元素、并发与同步机制、现代验证

STM32 —— MCU、MPU、ARM、FPGA、DSP

        在嵌入式系统中,MCU、MPU、ARM、FPGA和DSP是核心组件,各自在架构、功能和应用场景上有显著差异。以下从专业角度详细解析这些概念: 一、 MCU(Microcontroller Unit,微控制器单元)核心定义 集成系统芯片:将处理器核心(CPU&#x

FPGA小白笔记——FPGA简介(学渣版)

目录 前言 1、FPGA是什么? 2、FPGA开发环境 2.1   语言环境 2.2 FPGA 开发思路 总结 前言在专用集成电路( ASIC)领域中,FPGA作为一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。同时FPGA可用于实现

React Native + OpenHarmony:自定义useLanguage语言切换

React Native + OpenHarmony:自定义useLanguage语言切换 大家好,我是摘星,一名专注于OpenHarmony开发与实践的技术博主,长期关注国产开源生态,也积累了不少实操经验与学习心得。今天这篇文章,就结合我近期的学习实践,和大家聊聊React Nativ