【FPGA】初识FPGA 1.FPGA是什么?2.发展历程PLD是可编程逻辑器件的总称,FPGA是其中的一部分PLA只可实现一次编程,PROM是可编程只读存储器,它的与平面是固定的,只有或平面可以编程,他也只可以编程一次PAL与平面可编程,或平面不可编程,有三态输出,寄存器输出,互补输 硬件开发 2025年09月02日 198 点赞 0 评论 5447 浏览
OpenHarmony Linux 命令行工具适配实战:基于 Cursor × WSL 的 tree 2.2.1 交叉编译与 HNP 打包全流程指南 OpenHarmony Linux 命令行工具适配实战:基于 Cursor × WSL 的 tree 2.2.1 交叉编译与 HNP 打包全流程指南 前言 随着 OpenHarmony PC 生态不断完善,Linux 命令行工具适配成为生态拓展的关键环节,本文以经典目录可视化工具 tree 2.2.1 为案例,基于 Cursor/VS Co 硬件开发 2025年11月30日 106 点赞 0 评论 5402 浏览
【Zephyr开发实践系列】06_存储块设备驱动开发(Nand Flash) 文章目录 前言 一、Flash驱动模型介绍 1.1 核心基础应用API(必须) 1.2 高级功能应用API(可选) 1.3 设置数据结构 1.4 硬件初始化 1.5 设备实例化 二、数据结构定义 2.1 获取Flash块与页大小 三、核心API函数实现 3.1 擦除函数 3.2 读取函数 3.3 写入函数 4. 硬件开发 2025年07月29日 126 点赞 0 评论 5372 浏览
vxWorks6.8设备驱动开发指南:为vxWorks操作系统提供全面的驱动开发解决方案 vxWorks6.8设备驱动开发指南:为vxWorks操作系统提供全面的驱动开发解决方案去发现同类优质开源项目:#xff0c;vxWorks以其高效、稳定和可扩展性强著称。今天,我们要推荐的《vxWorks6.8设备驱动开发指南》为开发者们提供了一套全面的驱动开发解决方案,助力vxWorks 6.8 硬件开发 2025年07月11日 140 点赞 0 评论 5257 浏览
最新 Keil中5.06 编译器安装即配置教程 keil5(V5.42a) 添加编译器 v5.06 支持 解决:- LM_LICENSE_FILE: unset - ARM_TOOL_VARIANT 解决:ARMLMD_LICENSE_FILE%3A+unset+-+LM_LICENSE_FILE%3A+unset+-+ARM_TOOL_VARIANT%3A+unset+-+ARM_PRODUCT_PATH%3A+unset+-+Product+location%3A+ 硬件开发 2025年08月09日 73 点赞 0 评论 5216 浏览
FPGA 42 ,时序约束深度解析与实战应用指南( FPGA 时序约束 ) 目录前言一、时序约束的基本概念1.1 时序约束介绍1.2 时序约束文件1.4 时序路径分类1.5 关键时序参数1.6 时序分析方法二、时序约束的核心内容2.1 时钟约束2.2 输入输出延迟约束2.3 时序例外约束2.4 时钟不确定性约束三、时序约束的应用场景3.1 高速数据采集系统3.2 多时钟域设计3.3 DDR 存储器接口3.4 高速串行接口四、时序约束的注意事项4.1 约束文件的层次化管理4 硬件开发 2025年06月02日 157 点赞 0 评论 5146 浏览
手把手教你利用qemu搭建银河麒麟V11 arm环境 在Windows环境下,初学者或企业用户常通过VMware、VirtualBox等虚拟机软件安装Ubuntu、Red Hat等Linux系统,这类工具更侧重X86等复杂指令集架构(CISC,常见于Intel、AMD处理器)的虚拟化。而QEMU是一款开源的虚拟机监视器与模拟器,核心优势在于可模拟ARM、MIPS、RI 硬件开发 2025年10月18日 123 点赞 0 评论 5141 浏览
Transformer 模型推理在 FPGA 上的全流程加速实践:从模型量化到异构部署的工程实现 Transformer 模型推理在 FPGA 上的全流程加速实践:从模型量化到异构部署的工程实现 关键词 Transformer 加速、FPGA 推理、模型量化、硬件编译、Vivado HLS、Xilinx DPU、异构计算部署、边缘AI优化、低延迟推理、算子级流水线优化 摘要 Transformer 架构已成为 NLP、CV 和多模态任务中的主流模型选择,但其推理 硬件开发 2025年12月10日 171 点赞 0 评论 5124 浏览
TDengine Rust 连接器入门指南 本文档帮助你快速上手 TDengine 官方 Rust 连接器 taos。从零开始,只需几分钟即可完成连接、建库建表、写入数据和查询数据。 前置条件在开始之前,请确保: TDengine 服务已启动:可以是本地安装的 TDengine,也可以是远程服务器。 Rust 环境就绪:需要 Rust 1.70 及以上版 硬件开发 2026年01月19日 119 点赞 0 评论 5123 浏览
FPGA纯verilog实现JESD204B协议,基于AD9208数据接收,提供工程源码和技术支持 目录 1、前言 什么是JESD204B协议? 官方有Example,为何要用你这个? 工程概述 免责声明 2、相关方案推荐 我已有的所有工程源码总目录----方便你快速找到自己喜欢的项目 我这里已有的 GT 高速接口解决方案 我这里已有的 JESD204 高速AD接口解决方案 3、工程详细设计方案 工程设计原理框图 JE 硬件开发 2026年01月19日 112 点赞 0 评论 5105 浏览