硬件开发
  1. 首页
  2. IT互联网
  3. 硬件开发

列表

Xilinx FPGA PCIe | XDMA IP 核 / 应用 / 测试 / 实践

Xilinx FPGA PCIe | XDMA IP 核 / 应用 / 测试 / 实践

注：本文为 “Xilinx FPGA 中 PCIe 技术与 XDMA IP 核的应用” 相关文章合辑。图片清晰度受引文原图所限。 略作重排，未整理去重。 如有内容异常，请看原文。 FPGA（基于 Xilinx）中 PCIe 介绍以及 IP 核 XDMA 的使用Njustxiaobai 已于 2023-11-22 16:10:41
硬件开发 2025年06月13日
基于FPGA的超长傅里叶变换实现（DDR4方案）

基于FPGA的超长傅里叶变换实现（DDR4方案）

目录 前言 一、实验需求 二、传统方法验证 三、数学优化（超长 FFT） 四、算法实现 1、FFT 模块 2、旋转乘数 3、转置节点 1、首先 2、第二 3、内存控制器交互算法： 4、窗口函数及实践 5、个案研究 前言       在本文中，我想谈谈超长快速傅里叶变换算法在 FPGA 上的实现。促
硬件开发 2025年06月13日
基于FPGA的出租车计费器设计实践：Verilog实现教程

基于FPGA的出租车计费器设计实践：Verilog实现教程

本文还有配套的精品资源，点击获取 简介：本课程设计项目针对电子技术专业的学生，以基于FPGA的出租车计费器设计为核心，详细讲述了Verilog语言的使用、FPGA架构理解、计费算法实现、模块化设计原则、时序与组合逻辑应用、仿真验证流程、硬件实现与下载、IP核利用以及系统集成和实验报告撰写等方面。通过这个项目，学生将能够
硬件开发 2025年06月13日
Keil最新版解决缺少V5编译器Target ‘X‘ uses ARM-Compiler ‘Default Compiler Version 5‘ which is not available.

Keil最新版解决缺少V5编译器Target ‘X‘ uses ARM-Compiler ‘Default Compiler Version 5‘ which is not available.

一、前言在 Keil5.37 及以上版本中，在默认编译器中不再默认安装 compiler version5 。这会导致一些项目要用V5编译不了，导致报错。二、下载V5编译器1、下载安装包云盘链接：阿里云盘分享三、安装V5在下图中，会显示类似的英文提示，*** Target 'HAL_06_LCD' uses AR
硬件开发 2025年06月12日
深入了解UDP套接字：构建高效网络通信

深入了解UDP套接字：构建高效网络通信

个人主页：chian-ocean 文章专栏-NET 深入了解UDP套接字：构建高效网络通信 个人主页：chian-ocean 文章专栏-NET 前言： UDP UDP 特点： UDP的应用 套接字地址 IP地址（Internet Protocol Address&#x
硬件开发 2025年06月12日
基于FPGA的计数译码显示电路（仿真）

基于FPGA的计数译码显示电路（仿真）

一、实验任务 基本任务1：利用FPGA硬件平台上的4位数码管做静态显示，用SW0-3输入BCD码，用SW4-7控制数码管位选； 基本任务2：利用FPGA硬件平台上的4位数码管显示模10计数结果（以1S为节拍）； 拓展任务1：在基本任务2的基础上进行拓展；
硬件开发 2025年06月12日
OFCA-OpenHarmony人才认证考试题库选择和判断

OFCA-OpenHarmony人才认证考试题库选择和判断

本文是 OFCA-OpenHarmony认证考试的习题答案，涵盖OpenHarmony 的多内核设计系统线程、启动过程、分布式软总线、模块导入、文件管理、公共事件等多个方面。每道题目均提供了详细的正确答案，关键知识点，让你顺理通过考试。以上为本人考试成绩，内容原创，转载需告知。此为单选择还有判断部分单选题1. 下面关于UI控件说
硬件开发 2025年06月12日
零基础设计模式——行为型模式 - 责任链模式

零基础设计模式——行为型模式 - 责任链模式

第四部分：行为型模式 - 责任链模式 (Chain of Responsibility Pattern)欢迎来到行为型模式的学习！行为型模式关注对象之间的职责分配、算法封装和对象间的交互。我们将学习的第一个行为型模式是责任链模式。 核心思想：使多个对象都有机会处理请求，从而避免请求的发送者和接收者之间的耦合关系。将这些对象连成一条链&#xf
硬件开发 2025年06月11日
FPGA 42 ，时序约束深度解析与实战应用指南（ FPGA 时序约束 ）

FPGA 42 ，时序约束深度解析与实战应用指南（ FPGA 时序约束 ）

目录前言一、时序约束的基本概念1.1 时序约束介绍1.2 时序约束文件1.4 时序路径分类1.5 关键时序参数1.6 时序分析方法二、时序约束的核心内容2.1 时钟约束2.2 输入输出延迟约束2.3 时序例外约束2.4 时钟不确定性约束三、时序约束的应用场景3.1 高速数据采集系统3.2 多时钟域设计3.3 DDR 存储器接口3.4 高速串行接口四、时序约束的注意事项4.1 约束文件的层次化管理4
硬件开发 2025年06月02日